Дизайн процессоров. RTL-дизайн / Языки разработки аппаратуры / Верификация и синтез
Description
00:00:00 - Тизер
00:00:52 - Представление гостя
00:02:17 - Как Никита стал разработчиком процессоров, учеба в МФТИ
00:05:33 - Начало работы в МЦСТ
00:06:45 - Различные специализации разработчиков процессоров
00:08:37 - Языки описания аппаратуры и инструменты для разработки процессоров
00:13:26 - Сходства Verilog и языков программирования
00:14:43 - Отличия Verilog и языков программирования
00:17:49 - Моделирование/верификация и синтез с помощью Verilog
00:20:50 - Автоматические и ручные оптимизации схемы во время синтеза
00:23:07 - Тулы симуляции и синтеза, этапы разработки
00:27:11 - Баги и процесс отладки
00:31:15 - Процесс синтеза больших устройств, синтез многоядерных процессоров
00:37:35 - Этап верификации аппаратуры
00:41:47 - Результирующие продукты, Soft IP
00:48:29 - Как справляться с багами в уже выпущенных модулях и процессорах
00:51:39 - Развитие языка Verilog и его стандарты
00:55:23 - Баги в тулах для разработки процессоров
00:58:26 - Chisel
01:04:25 - Архитектура Эльбрус
01:10:55 - Различия RISC-V и Эльбруса
01:22:17 - Где учиться разработке процессоров, что должен знать разработчик процессоров
01:25:46 - Связь между программированием и разработкой аппаратуры, миграция фич из ПО в аппаратуру
01:28:48 - Возможен ли переход в разработчики процессоров из другой специальности
01:35:42 - Нужны ли паяльник и осциллограф при работе
01:40:22 - Заключение
United States
