DiscoverDigitaltechnik und Entwurfsverfahren, SS17, Vorlesung17: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 29.06.2017
17: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 29.06.2017

17: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 29.06.2017

Update: 2017-07-10
Share

Description

17 |
0:00:00 Starten
0:00:08 Programmable Logic Array (PLA)
0:01:37 Schematische Darstellung eines LPA
0:06:38 Bündelminimierung
0:07:32 FPLA und PAL
0:11:01 Kapitel 3.4: Laufzeiteffekte
0:12:09 Realer und idealer Signalverlauf (Inverter)
0:15:00 Modellierung von Laufzeiteffekten
0:15:27 Kapitel 3.4.1: Das Totzeitmodell
0:20:24 Zeit-Diagramm
0:55:27 Pfadvektor und Strukturausdruck
1:03:54 3.4.2 Begriffe: Eingabewechsel, Übergang
1:14:46 Statischer 0-Hasard
1:15:55 Statischer 1-Hasard
1:16:15 Dynamischer 01-Hasard
1:16:54 Dynamischer 10-Hasard
1:19:36 Klassifizierung von Laufzeiteffekten
Comments 
In Channel
loading
00:00
00:00
x

0.5x

0.8x

1.0x

1.25x

1.5x

2.0x

3.0x

Sleep Timer

Off

End of Episode

5 Minutes

10 Minutes

15 Minutes

30 Minutes

45 Minutes

60 Minutes

120 Minutes

17: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 29.06.2017

17: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2017, 29.06.2017

Dr.-Ing. Ömer Terlemez