Discover
Rechnerorganisation, Vorlesung, SS2015

Rechnerorganisation, Vorlesung, SS2015
Author: Karlsruher Institut für Technologie (KIT)
Subscribed: 4Played: 12Subscribe
Share
Description
Der Inhalt der Lehrveranstaltung umfasst die Grundlagen des Aufbaus und der Organisation von Rechnern; die Befehlssatzarchitektur verbunden mit der Diskussion RISC - CISC; Pipelining des Maschinenbefehlszyklus, Pipeline-Hemmnisse und Methoden zur Auflösung von Pipeline-Konflikten; Speicherkomponenten, Speicherorganisation, Cache-Speicher; Ein-/Ausgabe-System und Schnittstellenbausteine; Interrupt-Verarbeitung; Bus-Systeme; Unterstützung von Betriebssystemfunktionen: virtuelle Speicherverwaltung, Schutzfunktionen.
25 Episodes
Reverse
03: Vorlesung |
00:00:07 Kapitel 2: Anforderungen höherer Programmiersprachen: Die Programmiersprache C
00:00:55 Humanoids@KIT
00:08:24 Kapitel 2: Anforderungen höherer Programmiersprachen: Die Programmiersprache C
00:09:01 Vom Quellcode zum ausführbaren Programm
00:11:14 2.3 Grundlagen: Datentypen
00:18:28 Operatoren nach Priorität
00:19:58 2.4 Kontrollstrukturen
00:24:03 2.5 Funktionen und Programmstruktur
00:28:17 Parameterübergabe an Funktionen
00:30:26 Globale und Lokale Variablen
00:31:47 Speicherklassen
00:34:14 2.6 Zeiger und Vektoren
00:41:15 Hierarchie
00:42:28 C-Entwicklerwerkzeuge
00:43:41 Kapitel 3: Zahlendarstellung und Zeichenkodierung im Rechner
00:45:41 Einführung
00:47:24 3.1 Zahlensysteme
00:49:25 Ziffer in Zahlensysteme
00:50:16 3.1 Zahlensysteme
00:54:00 Zahlen-Umwandlung (1)
00:55:00 Euklidischer Algorithmus
00:55:08 3.1 Zahlensysteme Beispiel
00:57:39 Zahlen-Umwandlung (1)
00:57:52 Euklidischer Algorithmus
00:58:56 Beispiel
01:01:48 Beispiel Euklidischer Algorithmus
01:06:02 Zahlenumwandlung (2)
01:07:36 Horner Schema (Beispiel)
01:12:20 Horner Schema (1)
01:12:24 Horner Schema (2)
01:12:37 Horner Schema (3)
01:13:24 Umwandlung des Nachkommateils
01:13:54 Beispiel: Horner Schema
01:17:03 Umwandlung beliebiger Stellenwertsysteme
01:18:21 Beispiel
01:20:47 3.2 Darstellung negativer Zahlen
04: 1.Übung |
00:00:09 Übersicht für 1. Übung
00:01:19 2.2 Darstellung negativer Zahlen
00:03:59 Darstellung mit Betrag und Vorzeichen
00:10:20 Eierkomponenten-Darstellung
00:18:24 Zweierkomplement-Darstellung
00:37:52 Zahlen in Zweierkomplement
00:38:38 Addition von ZK-Zahlen
00:40:40 Subraktion von ZK-Zahlen
00:41:27 Addition von Zweierkomplement-Zahlen (1)
00:44:04 Addition von Zweierkomplement-Zahlen (2)
00:47:09 Überlauferkennung
00:47:43 Offest-Dual- (Exzess- ) Darstellung
00:48:35 Zusammenfassung der Möglichkeiten
00:50:08 3.3 Fest- und Gleikommazahlen
00:50:53 Festkommazahlen
00:52:25 Gleitkomma-Darstellung
00:53:00 Festkommazahlen
00:55:31 Gleitkomma-Darstellung
00:59:28 Gleitkomma-Maschinenformat
01:01:41 Normierung (IEEE-Standard)
01:02:15 Gleitkomma-Maschinenformat
01:02:55 Normierung (IEEE-Standard)
01:03:21 IEEE-P 754-Floating-Point-Standard
01:04:02 Gleitkomma-Darstellung
01:04:39 Bemerkung
01:06:00 Normalisierung
01:08:19 Zusammenfassung des 32 (64)-Bit-IEEE-Formats
01:11:50 Zusammenfassung des 32-Bit Formats
01:13:58 Aufgabe 1
01:17:36 Aufgabe 2
01:20:44 Rechnerregeln für Gleitkommazahlen
05: Vorlesung |
00:00:07 3.2 Darstellung negativer Zahlen
00:01:30 Darstellung mit Betrag und Vorzeichen
00:04:39 Eierkomplement-Darstellung
00:08:55 Zweierkomplement-Darstellung
00:18:19 Beispiel
00:20:31 Offset-Dual- (Exzess- ) Darstellung
00:20:36 Beispiel
00:25:58 Zusammenfassung der Möglichkeiten
00:26:12 3.3 Fest- und Gleitkommazahlen
00:26:27 Festkommazahlen
00:26:50 Gleitkomma-Darstellung
00:29:17 Gleitkomma-Maschinenformat
00:32:50 Normierung (IEEE-Standard)
00:36:21 IEEE-P 754-Floating-Point-Standard
00:38:54 BCD-Kodierung
00:42:44 Zeichenkodierung
00:43:41 ASCII-Kodierung
00:45:25 Platzbeschränkungen
00:51:30 Unicode
00:52:13 Kapitel 4 Befehlssatzarchitektur, Die Hardware-Software-Schnittelle
00:53:12 Architektur (ISA)
01:01:55 Ausführungsmodelle
06: Vorlesung |
00:00:08 Ausführungsmodelle
00:19:58 Architektur (ISA)
00:24:28 Datentypen
00:25:53 Datentypen: Gleitkommazahlen
00:27:28 Datentypen
00:32:13 Speicheradressierung
00:48:10 Architektur (ISA)
00:57:43 4.2 Befehlssatz
01:08:49 4.2 Befehlsformate
01:20:34 Befehlsformate des MIPS-Prozessors
01:20:37 Beispiel: Additionsbefehle in MIPS
01:21:45 4.3 Adressierungsarten
01:25:50 4.3.1 Register-Adressierung
01:26:11 Implizite Adressierung
07: 2.Übung |
00:00:10 Übung 2 | Mikroprogrammierung, MIMA-Architektur, Einführung in die Assembler-Programmierung
00:01:04 Organisationsprinzip des von Neumann Rechners
00:03:23 Zentraleinheit
00:04:32 Zentraleinheit: Leitwerk
00:05:32 Zentraleinheit: Rechnerwerk
00:08:42 Hauptspeicher
00:13:19 Verbindungsstruktur (BUS)
00:16:15 Ein-/Ausgabesystem (Peripheriegeräte)
00:17:15 Komponenten eines von-Neumann Rechners
00:20:29 Aufbau eines einfachen Mikroprozessors
00:29:53 Mikroprogrammierung
00:32:12 Mikroprogramm
00:34:17 Hierarchie
00:35:17 MIMA-Architektur (Mikroprogrammierte Minimalmaschine)
00:35:30 MIMA-Architektur
00:48:22 Befehlsformate, ALU-Operationen, …
01:03:52 Beispiel
01:13:57 Aufgabe
01:16:34 Tri-State-Treiber
01:19:48 Aufgabe
01:21:12 Lösung
08: Vorlesung |
00:00:08 4.3 Adressierungsarten
00:06:42 4.3.1 Register-Adressierung
00:07:44 Implizite Adressierung
00:10:03 Flag-Adressierung
00:25:07 Explizite Register-Adressierung
00:26:32 4.3.2 Einstufige Speicher-Adressierung
00:33:23 Unmittelbare Adressierung (imitate Adressen)
00:42:25 Direkte Adressierung (direct addressing)
00:42:31 Absolute Adressierung (extended direct addressing)
00:43:02 Seiten-Adressierung (direct page addressing)
00:52:52 Register-indirekte Adressierung
00:58:50 Indizierte Adressierung (indexed addressing)
00:59:50 Speicher-relative Adressierung
01:04:55 Register-relative Adressierung
01:08:59 Register-relative Adressierung mit Index
01:18:09 Befehlszähler-relative Adressierung
09: Vorlesung |
00:00:07 Register-indirekte Adressierung
00:01:35 Indizierte Adressierung (indexed addressing)
00:01:43 Speicher-relative Adressierung
00:05:41 Visualisierung: Register-Adressierung und Einstufige Speicher-Adressierung
00:06:39 Kapitel 5: Ein grundlegendes Rechnermodell
00:08:05 5.1 Organisationsprinzip des von Neumann Rechners
00:14:47 Komponenten des von Neumann Rechners
00:26:28 5.1 Organisationsprinzip des von Neumann Rechners
00:31:27 Komponenten des von Neumann Rechners
00:37:44 5.2 Aufbau eines einfachen Mikroprozessors
00:39:42 5.2.1 Steuerwerk
01:05:16 Phasen der Befehlsausführung
01:08:02 5.2.1 Steuerwerk
01:17:54 Das Steuerregister
01:24:29 Steuerwerk: Fallstudie (1)
10: Vorlesung |
00:00:08 5.2 Aufbau eines einfachen Mikroprozessors
00:01:06 5.2.1 Steuerwerk
00:01:21 Phasen der Befehlsausführung
00:10:02 5.2.1 Steuerwerk
00:10:12 Ein-/Ausgabesignale des Steuerwerks
00:11:24 Steuerwerk: Fallstudie (1)
00:11:36 Steuerwerk: Zusammenfassung
00:11:43 Aufbau eines einfachen Mikroprozessors
00:11:55 5.2.2 Rechenwerk
00:19:21 Rechenwerksvarianten
00:22:20 Aufbau eines Rechenwerks
00:23:16 Zeitverhalten des Rechenwerks
00:39:04 Operationen der ALU
00:39:10 Operationsvorrat der ALU
00:39:23 Schiebeoperationen
00:42:38 Rotationsoperationen
00:46:39 Statusregister
00:49:07 Aufbau eines einfachen Mikroprozessors
00:49:16 5.2.3 Registersatz
00:55:39 Daten- und Adressregister
00:55:58 Funktion von Basis- und Indexregister
00:56:39 Automatische Modifikation von Indexregistern
00:57:04 Der (Laufzeit)-Stack »Kellerspeicher«
00:57:07 Automatische Modifikation von Indexregistern
00:58:38 Der (Laufzeit)-Stack »Kellerspeicher«
01:01:53 Hardware-Unterstützung des Stacks
01:02:46 Verwaltung des Stackregisters
01:13:32 5.2.4 Adresswerk
01:14:38 Aufbau eines einfachen Adresswerks
01:16:34 Funktionsweise
01:16:43 Das Adresswerk
01:17:12 5.2.5 Systembus-Schnittstelle
01:19:17 5.2.6 Interne Busse
01:19:23 Weitere Funktionseinheiten
01:20:29 Pentium 4 Prozessor-Architektur
01:22:54 5.3 RISC & RISC
01:24:25 Programmiermodell: Intel 80x86
01:24:28 CISC & RISC
01:24:31 Befehlsaufbau der Intel-x-86-Prozessoren
01:25:15 Mika-Architektur (Übungsblatt 3)
01:25:21 Mikroprogrammsteuerwerke
11: 3.Übung |
00:00:08 Überblick
00:01:24 Warum MIPS?
00:02:45 Der MARS-Simulator
00:04:55 Installation und Benutzung
00:05:16 Aufbau des MIPS-Prozessors
00:06:33 Registersatz
00:15:43 Speicheraufteilung
00:18:20 Syntax der MIPS-Assemblersprache
00:20:57 MIPS-Assemblerdirektiven
00:25:56 Beispiel: MIPS-Assemblerdirektiven
00:27:49 Systemaufrufe
00:32:59 Beispiel
00:33:32 Ausgabe einer Intergerzahl mit LF
00:35:05 Datenformate im MIPS-Prozessor
00:36:17 Fließkommaformate
00:36:56 Speichermodell
00:38:40 Speichermodell »Big Endian«
00:39:46 Speichermodell »Little Endian«
00:40:07 Speichermodell
00:40:56 Befehlsformate
00:47:15 Adressierungsarten des MIPS-Prozessors
00:49:59 Adressierungsarten in MIPS-Assembler
00:50:16 Befehlssatz
00:55:37 Beispiel: Additionsbefehle in MIPS
00:56:48 Beispiel: Arithmetische Befehle
00:58:33 Struktur eines MIPS-Programms
01:01:51 Beispiel: Integer-Arithmetik
01:02:26 Befehlssatz
01:14:37 Lade- und Speicherbefehle
01:16:15 Beispiel
01:16:53 Unterschied zwischen lb und lbu
01:18:58 Laden von 32-Bit-Operanden
01:19:47 Der globale Zeiger $gp
01:19:54 Befehlssatz
01:20:03 Ersetzung von Pseudoinstruktionen
12: 4.Übung |
00:00:11 Befehlssatz
00:07:03 Wichtige MIPS-Befehle
00:10:31 Ersetzung von Pseudoinstruktionen
00:13:37 4. Übung: Assemblerprogrammierung mit dem MIPS-Simulator MARS
00:14:05 Programmiertechniken
00:18:13 Stackprogrammierung
00:18:26 Unterprogrammaufrufe
00:28:15 Stack-Rahmen (stack frame)
00:29:12 Beispiel für einen Unterprogrammaufruf
00:31:17 Rekursive Unterprogrammaufrufe
00:36:29 Beispiel 2
00:37:00 Rekursive Unterprogrammaufrufe
00:37:49 Unterprogrammaufruf
00:40:02 Ausnahme- und Unterbrechungsbehandlung
00:45:28 MIPS-Ausnahmen
00:46:04 Beispiele für Ausnahmen
00:50:22 Aufbau des MIPS-Prozessors
00:50:38 Register des Coprozessors 0
00:55:09 Ausnahmebehandlung
00:56:30 Ausnahmebehandlung (Trap Handler)
01:01:08 Abschluss der Ausnahmebehandlung
01:04:04 .set und sbrk
13: Vorlesung |
00:00:10 5.3 RISC & CISC
00:05:50 Programmiermodell: Intel 80x86
00:07:55 Befehlsaufbau der Intel-x-86 Prozessoren
00:08:11 CISC & RISC
00:08:54 Mima-Architektur (Übungsblatt 3)
00:09:04 Mikroprogrammsteuerwerke
00:13:12 Implementierung des Steuerwerks
00:13:34 Mikroprogrammierung
00:18:26 CISC (complex instruction set computers)
00:23:16 Limitationen der CISC Architekturen
00:30:48 Prozentualer Anteil von Anweisungen in Hochsprachenprogrammen
00:31:15 RISC (reduced instruction set computers)
00:35:01 Zielvorstellungen für RISC-Rechner
00:35:10 RISC-Rechner aus heutiger Sicht
00:35:15 RISC & CISC
00:35:58 Aufbau eines RISC-Prozessors
00:37:44 RISC - superskalar
00:43:36 Kapitel 6: Pipeline-Verarbeitung
00:44:04 Serielle Befehlsabarbeitung
00:45:58 6.1 Pipeline-Verarbeitung
00:52:50 Pipelining »Fließband-Bearbeitung«
00:53:58 Wäsche-Pipelining
00:54:23 Beispiel
00:57:02 6.1 Pipeline-Verarbeitung
01:05:42 Pipelining
01:06:39 Einfache fünfstellige Befehlspipeline
01:10:26 Definitionen
01:10:37 6.2 Zerlegung in Pipeline-Stufen und Pipeline-Register
01:17:10 Definitionen
01:17:13 Einfache fünfstellige Befehlspipeline
01:19:58 Leistungssteigerung durch Pipelining
01:28:36 Durchsatz
14: Vorlesung |
Beschreibung:
Pipeline-Verarbeitung
+ Grundprinzip
+ Pipeline-Stufen und Pipeline-Register
+ MIPS Pipeline
+ Pipelining in MIPS-Architektur (DLX-Pipeline)
+ Pipeline-Konflikte
15: Vorlesung |
00:00:13 6.5 Pipeline-Konflikte
00:05:51 Drei Arten von Pipeline-Konflikten
00:06:59 6.5.1 Datenabhängigkeiten
00:09:49 Beispiel Datenabhängigkeiten
00:12:04 6.5.2 Datenkonflikte
00:12:57 WAR und WAW
00:14:19 Beispiel: RAW Konflikte
00:16:13 Fehlzuweisung durch einen Datenkonflikt
00:16:38 6.5.2 Lösungen für Datenkonflikte
00:22:51 Hardware-Lösung durch Interlocking
00:24:02 Forwarding-Techniken
00:29:04 Leerlauf der Pipeline: Interlocking
00:29:18 Hardware-Lösung durch Forwarding
00:31:15 Lösung: Forwarding with interlocking
00:32:33 Drei Arten von Pipeline-Konflikten
00:33:09 6.5.3 Ressourcenkonflikte
00:36:35 6.5.4 Lösungen von Ressourcenkonflikte
00:40:18 6.5.5 Steuerflusskonflikte
00:46:32 Steuerflusskonflikte durch Verzweigung
01:09:55 6.6 Beispiele für Pipelines
01:12:39 Intel Pentium 4 (bis 2006)
01:17:01 Pentium 4 Prozessor-Architektur
01:20:56 Intel 3rd Generation Core i
01:22:18 Intel Atom
16: Vorlesung |
00:00:07 Kapitel 7: Speicher
00:01:05 Prozessor-Speicher-Performance-Unterschied
00:05:16 Speicher
00:06:27 Organisationsprinzip de von Neumann Rechners
00:06:30 Allgemeine Struktur
00:08:07 7.1 Begriffe
00:09:38 Allgemeine Struktur
00:19:12 Zugriffszeit / Zykluszeit
00:20:30 7.2 Klassifizierung von Halbleiterspeichern
00:26:00 n-MOS-MOSFETs
00:26:03 Aufbau einer CMOS-Speicherzelle
00:30:22 MOSFET
00:35:40 Transistor als Schalter
00:36:38 Statische CMOS-Speicherzellen
00:42:44 Dynamische MOS-Speicherzellen
00:54:00 7.3 Organisation von Speicherbausteinen
00:55:52 Beispiel: Selektieren einer Speicherzelle aufgrund der gegebenen Speicheradresse
00:59:40 7.4 Dynamische RAM-Bausteine
01:01:20 Adressierung eines dynamischen RAM-Bausteins
01:05:28 Auffrischen dynamischer RAMs
01:08:29 Aufbau der Auffrischlogik
01:09:32 7.5 Techniken zur Zugriffsbeschleunigung
01:11:35 Seitenzugriff bei DRAMs
01:14:25 DRAM Timing-Parameter
01:15:13 Timing-Diagramm eines FPM-DRAM
01:15:29 Timing-Diagramm eines EDO-DRAM
01:15:39 EDO-RAM
01:16:58 SDRAM
01:17:03 Timing-Diagramm eines SDRAM
01:17:24 7.6 Organisation des Hauptspeichers
01:17:48 Organisation des Arbeitsspeichers
01:17:53 Speicher-Belegungsplan (memory map)
01:25:00 Adressauswahl
01:26:03 Modularer Speicheraufbau
01:27:13 Typischer Aufbau einer Steckkarte
01:27:58 Beispiel eines Speichermoduls
01:29:43 Speichermodule-Typen
17: 5.Übung |
Übung 5
00:00:07 Pipelining
00:00:38 MIPS-Befehlsformate
00:02:04 Befehlsbearbeitung und Datenpfade in MIPS
00:11:48 DLX-Pipelinestufen
00:15:56 Pipeline-Konflikte
00:16:23 Drei Arten von Pipeline-Konflikten
00:17:53 Pipelinekonflikte in der DLX Pipeline
00:20:40 Datenabhängigkeiten
00:21:45 Aufgabe 1
00:22:34 Aufgabe 1.1
00:26:09 Aufgabe 1.2
00:30:18 Aufgabe 1.3
00:33:46 Aufgabe 1.4
00:34:07 Forwarding-Techniken
00:36:39 Aufgabe 1.4
00:40:07 Aufgabe 2
00:40:38 Aufgabe 2.1
00:54:29 Lösung 2.1
00:55:57 Aufgabe 2.2
00:56:15 Lösung 2.2
01:08:29 Aufgabe 2.3
01:08:39 Lösung 2.3
01:13:30 Aufgabe 3
01:14:43 RAW nach load
01:17:02 Steuerflussabhängigkeit nach branch
01:19:20 Code mit nops
01:22:38 Aufgabe 4
01:23:47 Aufgabe 4.1
01:26:54 Korrekte Ausführung
01:28:14 Übung 4.2
01:28:34 Scoreboarding-Technik
01:30:22 Aufgabe 5
18: Vorlesung |
00:00:07 Kapitel 8: Cache-Speicher
00:03:42 Prozessor-Speicher-Performance-Unterschied
00:05:11 Speicherhierarchie
00:20:57 Cache-Speicher
00:26:57 Wieso kommt es zur einer Leistungssteigerung?
00:29:14 8.2 Funktionsweise eines Caches
00:34:13 Durchschreibeverfahren
00:34:32 Schreibzugriffe: Durchschreibeverfahren
00:37:44 Schreibzugriffe: Gepuffertes Durchschreibeverfahren
00:39:25 Schreibzugriffe: Rückschreibverfahren
00:43:14 Prinzip des Rückschreibverfahren
00:43:28 Konsistenzprobleme
00:43:37 Begriffe
00:47:22 8.3 Aufbau eines Cache-Speichers
00:52:52 8.3 Cache-Organisationsformen
00:53:04 Voll-assoziativer Cache
00:55:19 Beispiel: Vollassoziativer Cache
01:05:14 Direct-Mapped Cache
01:08:23 Adressierung im Direct-Mapped Cache
01:11:41 n-way-set-assoziativer Cache
01:15:15 Beispiel: 2-way-set-assoziativer Cache
00:00:07 8.3 Aufbau eines Cache-Speichers
00:04:16 8.4 Cache-Organisationsformen
00:04:45 Vollassoziativer Cache
00:06:07 Beispiel: Vollassoziativer Cache
00:13:31 Direct-mapped-Cache
00:15:12 Adressierung im Direct-mapped-Cache
00:19:24 Merkmale des Direct Mapped Cache
00:22:03 n-way-set-assoziativer Cache
00:27:27 Beispiel: 2-way-set-assoziativer Cache
00:29:42 Beispiel: Organisation eines Caches mit 8 Speicherplätzen
00:33:10 Ersetzungsstrategie
00:37:02 Ursachen für die Fehlzugriffe
00:42:40 Erzielbare Cache-Trefferquoten
00:47:20 Anbindung des Daches an den Systembus
00:51:26 Verwendung mehrerer Cache
00:53:56 On-Chip und Off-Chip-Cache
00:55:47 Cache-Kohärenzproblem
00:59:53 Cache-Speicher bei Athlon
01:00:46 Entwicklung des Last-Level Cache (LLC)
01:06:29 Fragen, die sich ein Speicherhierarchie-Designer stellen muss
01:08:59 Kapitel 9: Virtuelle Speicherverwaltung
01:09:33 Speicherhierarchie
01:11:09 Grundprinzip und Zusammenhang mit dem Betriebssystem
01:15:11 Betriebssystem verkleinert die semantische Lücke
01:15:30 Spezielle Aufgaben von Betriebssystemen
01:22:21 Speicherverwaltung
01:24:22 Grundstruktur virtueller Speicherverwaltung
01:25:39 Virtuelle Speicherverwaltung
01:28:57 Beispiel
20: Vorlesung |
00:00:07 Kapitel 9: Virtuelle Speicherverwaltung
00:00:28 Speicherhierarchie
00:04:30 Grundprinzip und Zusammenhang mit dem Betriebssystem
00:04:42 Betriebssystem verkleinert die semantische Lücke
00:05:23 Spezielle Aufgaben von Betriebssystemen
00:05:35 Speicherverwaltung
00:07:08 Grundstruktur virtueller Speicherverwaltung
00:11:58 Virtuelle Speicherverwaltung
00:16:29 Beispiel
00:19:10 Speicherverwaltung
00:24:50 Abbildung virtueller auf physikalische Adressen
00:25:34 Grundstruktur virtueller Speicherverwaltung
00:25:58 Beispiel
00:26:10 Abbildung virtueller auf physikalische Adressen
00:29:08 Segmentierungs- und Seitenwechselverfahren
00:35:20 Segmentierung
00:39:14 Seiten
00:39:34 Segmentbasierte Speicherverwaltung
00:45:21 Virtueller und physikalischer Adressbaum
00:53:50 Seitenwechsel (Pagina)
01:00:26 Probleme der virtuellen Speicherverwaltung
01:25:00 Zusammenfassung
21: 6.Übung |
00:00:07 6. Übung: Cache-Speicher
00:00:26 Speicherhierarchie
00:06:00 Wieso kommt es zu einer Leistungssteigerung?
00:06:42 Aufbau eines Cache-Speichers
00:09:15 Arbeitsweise eines Cache-Speichers
00:13:09 Cache-Strukturen
00:13:32 Adressierung im Direct-Mapped Cache
00:18:31 Beispiel: Direct-Mapped Cache
00:19:42 Beispiel: Vollassoziativer Cache
00:22:05 Beispiel: 2-way-set-assoziativer Cache
00:25:07 Aufgabe 1
00:29:11 Lösung 1.1
00:39:25 Aufgabe 1.2
00:40:43 Aufgabe 1.3
00:41:32 Aufgabe 2
00:42:14 Lösung 2
00:47:23 AV-Cache
00:48:41 DM-Cache
00:49:00 A4-Cache
00:49:52 Wohin wird ein Block abgebildet?
00:53:33 Aufgabe 3
00:57:21 Lösung 3.1
00:58:39 Lösung 3.2
00:59:37 Lösung 3.3
01:08:50 Aufgabe 4
01:10:17 Lösung 4
22: Vorlesung |
00:00:07 Abbildung virtueller auf physikalische Adressen
00:01:30 Segmentierungs- und Seitenwechselverfahren
00:04:31 Probleme der virtuellen Speicherverwaltung
00:06:54 Zusammenfassung
00:11:29 Speicherhierarchie
00:13:42 Cache und Speicherverwaltungseinheit
00:24:33 Virtueller und physikalischer Cache
00:25:50 Segmentorientierte Speicherverwaltung
00:26:28 Segmentorientierte Speicherverwaltung (x86-Prozessoren
00:39:10 Adressierungs-Modi (x86-Prozessoren)
00:43:10 Seitenorientierte Speicherverwaltung
00:44:03 Segmentierung mit Seitenwechsel
00:49:02 Berechnung der physikalischen Adressen (x86-Prozessoren)
00:52:14 Zweistufiges Seitenwechsel-Verfahren
00:58:40 Anmerkungen
01:00:25 Beschleunigung der Adressberechnung durch einen Cache
01:04:53 Cache und Speicherverwaltungseinheit
01:10:00 Anmerkungen
01:10:14 Schutzmechanismen
01:12:19 Beispiel eines Systems mit vier Schutzebenen
01:12:33 Regeln für den Zugriffsschutz (protection rules)